TSMC ประกาศเริ่มใช้เทคโนโลยีผลิตชิป High-NA EUV ในปี 2030 คาดเริ่มที่สถาปัตยกรรม A10

TSMC ได้ประกาศแผนการใช้งานเครื่องลิโทกราฟีแบบ High-NA EUV อย่างเป็นทางการโดยจะเริ่มการผลิตจริงในปี 2030 ซึ่งเป็นการเปลี่ยนกลยุทธ์หลังจากที่เคยพยายามหลีกเลี่ยงการใช้เครื่องจักรราคา 400 ล้านดอลลาร์นี้มานาน โดยคาดว่าเทคโนโลยีที่จะนำมาประเดิมใช้งานคือโหนดระดับ 1 นาโนเมตรอย่าง A10 หรือ A11 เพื่อตอบโจทย์ความซับซ้อนของทรานซิสเตอร์แบบ GAA และ CFET ในอนาคต

ในช่วงแรกของการเปลี่ยนผ่านในปี 2030 บริษัทจะยังคงใช้หน้ากากรับแสง (Photomask) ขนาดมาตรฐาน 6 นิ้วตามเดิม ก่อนที่จะเริ่มเดินสายการผลิตนำร่องสำหรับหน้ากากขนาด 12 นิ้วในปี 2031 โดยมีเป้าหมายที่จะนำระบบหน้ากากขนาดใหญ่ขึ้นนี้เข้าสู่กระบวนการผลิตโหนดขั้นสูงอย่างเต็มตัวภายในปี 2033 เพื่อเพิ่มขีดความสามารถในการผลิตชิปขนาดใหญ่

การนำ High-NA EUV มาใช้นั้นช่วยเพิ่มความละเอียดในการพิมพ์ลายวงจรจาก 13 นาโนเมตรเป็น 8 นาโนเมตรต่อการฉายแสงหนึ่งครั้ง ซึ่งจะช่วยลดข้อจำกัดของระบบ Low-NA เดิม อย่างไรก็ตามการใช้หน้ากากขนาด 6 นิ้วกับระบบใหม่จะทำให้พื้นที่ฉายแสงลดลงเหลือเพียงครึ่งเดียว ส่งผลให้ TSMC ต้องร่วมมือกับ ASML ในการพัฒนามาตรฐานหน้ากาก 12 นิ้วขึ้นมาเพื่อแก้ปัญหาประสิทธิภาพและพลังงานในการผลิตชิป AI ขนาดใหญ่

การเปลี่ยนแปลงขนาดหน้ากากรับแสงถือเป็นงานใหญ่ที่ต้องอาศัยความร่วมมือจากทั้งอุตสาหกรรม ตั้งแต่ซอฟต์แวร์ EDA ไปจนถึงเครื่องผลิตหน้ากาก ซึ่งนอกจาก TSMC แล้ว ทาง ASML ระบุว่าได้รับความสนับสนุนจากทั้ง Intel และ Samsung ในโครงการนี้ด้วย เพื่อผลักดันให้เกิดการผลิตชิปที่เล็กลง เร็วขึ้น และประหยัดพลังงานมากขึ้นอย่างยั่งยืนในทศวรรษหน้า